首页 > 新闻资讯 > 行业信息

微系统三维集成技术的发展趋势(三)

发布时间:2020-06-16

浏览次数:28

3   惯性传感微系统

       惯性传感微系统的三维集成是基于MEMS工艺基础,集成中要关注惯性传感器具有谐振部件以及对应力敏感等特点,采用了多种技术路线,在SiP、插入器、MEMS/CMOS集成和折叠3D集成等方面具有长足进步:采用MEMS芯片和CMOS芯片之间面对面的直接键合、真空密封、片上吸气剂成形等关键技术实现了MEMSSiP;采用多晶硅TSV技术把热弹性动作器和压阻传感器集成而形成微机械的声学接近传感器;采用插入器新技术实现高精度MEMS和电子组件的无应力3D集成;基于Cu-Cu键合的MEMS和CMOS的3D集成技术;采用单面工艺的多层3D微结构实现双传感器架构的第三代PinG;将SOI中的SCS器件层转移到CMOS集成电路的上表面的3D集成新工艺;采用TSV技术开发具有更小的封装尺寸的MEMS传感器;采用折叠MEMS方法实现的芯片级IMU微系统;采用多层堆叠熔融石英的TIMU微系统;类折纸型的折叠MEMSTIMU微系统和批处理模式的3D组装工艺的三折叠IMU微系统。

       为达到小尺寸和低成本,在混合集成系统中提出了SiP的新概念,此概念已被应用于惯性传感微系统。2009年,N.Marenco等人[19]报道了惯性MEMSSiP的关键技术研究,采用MEMS芯片和CMOS芯片之间面对面的直接键合以代替传统管壳中MEMS芯片和CMOS芯片的引线键合连接,芯片到晶圆和晶圆到晶圆的两种工艺互相补充。针对惯性MEMSSiP的特点,在谐振陀螺仪等惯性器件的真空封装方面突破了密封的芯片到晶圆的键合、晶圆到晶圆的键合、在厚晶圆和薄晶圆上的TSV、薄膜吸气剂沉积以及精细图形化和整片转移成型等关键技术,并用于实际惯性MEMS的制备。将MEMS芯片采用芯片到晶圆的键合工艺集成在一个具有TSV和吸气剂精细图形的CMOS晶圆上,通过整晶圆转移成型和焊锡球zui后的设计和制备以获得芯片尺度的SiP。2012年,B.A.Griffin等人[20]报道了采用多晶硅TSV技术把热弹性动作器和压阻传感器集成而形成微机械的声学接近传感器,用于水下高速超空泡船的实时空泡的监控。通过将低阻多晶硅TSV与传感器件集成在一起使驱动和传感电路获得背面接触。传感器由一个复合隔膜组成,用作声学源/传感。采用和CMOS兼容的工艺制备传感器和通孔,在SOI晶圆上采用深反应离子刻蚀工艺,产生一个1mm直径的复合隔膜和20μm直径的高深宽比的TSV。隔膜包含一个用于热弹性驱动的中心电阻加热器和感应声波扰动压力的扩散压敏电阻器。该集成技术完成了单芯片的声学接近传感器,并在实验室进行电、机械和声学特性的测量。为发展高精度惯性MEMS传感器,2014年,W.Steller等人[21]报道了SIMEIT(采用插入器新技术实现高精度MEMS和电子组件的无应力集成)项目的进展,在模块化3D插入器平台上进行高精度惯性传感器的集成。采用插入器的优点是可以把热膨胀系数不同的材料(如有机衬底和硅)在机械上分开并可实现传感器性能的提高。该项目开发了在直径为300mmSi晶圆上基于插入器/传感器互连技术的模块化3D插入器平台,由插入器、MEMS/ASIC和圆片级封装组成。该项目实际应用的方向是低g惯性传感系统,突破了四项提高惯性传感系统精度的关键技术:硅的插入器和硅MEMS之间界面的无应力装配;插入器上的聚合物再分布层可使引线几何形状更优并减少寄生电容与电感以提高信噪比;采用柔性杆弹簧设计可使传感器和插入器衬底之间实现机械去耦以减少机械应力;采用聚合物层可使金属再分布层和插入器衬底之间实现机械去耦以减少附加应力。该项目完成了具有插入器的惯性传感微系统,下一步将采用量产的标准技术进行部件的系统集成。

       为实现下一代具有超薄外形的集成微系统,2012年,R.Nadipalli等人[22]报道了基于Cu-Cu键合的MEMS和CMOS的3D集成技术,可同时形成电子学、机械和密封的键合。采用体微机械技术制备SOIMEMS加速度计,采用0.35μmCMOS工艺制备读出电路,在SOIMEMS晶片中的密封环是在器件层的深反应离子刻蚀时形成沟槽。MEMS电极压块和CMOS电极压块通过键合连接并通过CMOS芯片内的金属层被路由到外部。通过Cu-Cu热压键合技术同时完成电接触、机械支持和密封,加速度的谐振频率为136kHz,CMOS读出电路的灵敏度为5.1mV/g,密封的漏率小于4.9×10-9atm·cm3/s。汽车的轮胎压力监测系统的传感器是由一个压力传感器和一个加速度计构成的双传感器,其集成技术已经历了三代产品的发展:在大型芯片中并排配置结构的第 一代,采用腔体-SOI复杂工艺的PinG结构(在加速度计中的压力传感器)的第二代和2015年J.C.Wang等人[23]报道的采用单面工艺的多层3D微结构的第三代。基于集成电路加工工艺提出了一种新型单面微加工技术和形成多层次的三维结构,并开发了六级3D微观结构的双传感器架构的PinG;由无应力质量端连接的自由悬浮压力传感器结构,可消 除加速度对压力传感器的影响;解决了以前的PinG传感器存在的主要问题。微型芯片的尺寸为1.25mm×1.25mm×0.45mm。测量结果表明,3.3V的电源电压下,100~500kPa的压力传感器的灵敏度为0.1mV/kPa,0~120g的加速度计的灵敏度为0.05mV/g。该基于集成电路加工线的单面微加工技术可广 泛应用于各类单片集成的MEMS。

       MEMS和CMOS集成电路的集成技术具有几个优点,包括可增强的信号传导、减少了芯片的引出线、提高抗电磁干扰的能力和相比多片实现具有潜在的低成本,已开发了单片集成、倒装芯片键合和基于三维集成的转移键合等集成技术。2015年,Z.Song等人[24]报道了针对悬浮的单晶硅(SCS)MEMS阵列和CMOS的3D集成,开发了将SOI中的SCS器件层转移到CMOS集成电路的上表面的新工艺,其将单片集成和倒装芯片键合两工艺的优点相结合。由电镀铜微柱形成的导电TSV作为MEMS结构的机械支撑和电气互连。机械悬浮结构的可靠性采用die落实验来检验并通过优化镀铜参数来改进,其残余应力由裁减氧化层的厚度来补偿以实现平坦的独立的结构。这种新工艺适用SCSMEMS加速度计、陀螺仪、微镜、RFMEMS开关和谐振器的3D集成。为适应智能手机和可穿戴器件的系统集成的需求,2015年,I.Hirama[25]报道了采用TSV技术开发新的MEMS传感器工艺用于更小的封装以适应移动产品的需要。三轴加速度计芯片中微机械单元的尺寸相同,采用TSV新工艺将芯片的键合压柄设计在器件的背面,使整个芯片的面积减少40%。采用更小芯片的三轴加速度计、三轴陀螺和两者组合的封装尺寸分别为2.0mm×2.0mm×0.8mm,2.5mm×2.5mm×0.8mm和3.0mm×2.5mm×0.8mm。

       基于MEMS的惯性传感微系统在导航领域应用的核 心组件是惯性测量组合(IMU)。IMU作为姿态和航向参考系统(AHRS)的传感模块,提供系统本体相对于一个确定参考点的实时三维取向;一般的IMU可能包括6个测量轴:三轴加速度计和三轴陀螺仪。因为这些传感器采用不同的工作原理,如何采用一种独特的技术将这些传感器集成起来是一个现实的挑战。目前主要有三种集成的方式。其一采用基于二维传感器的三维分立组装的MEMSIMU,体积相对较大,已具有战术级导航性能,如Honeywell公司的HG1930[26],其专门为导航、控 制和平台稳定的系列战术应用所设计,可测量角速度和线性加速度。其体积小于82cm3,质量小于0.35英磅,功耗为3W,加速度计噪声密度为0.15mg/槡Hz,陀螺的角度随机游走(ARW)为0.1°/h,已广 泛用于武器、无人机和平台稳定系统。其二是采用单芯片集成的方法,体积很小,但仅具有消费级导航水平性能,如STMicro公司的LSM330DLC[27],其体积为22mm3,加速度计噪声密度为0.21mg/槡Hz,陀螺的角度随机游走(ARW)为1.1°/槡h。其三是采用芯片折叠和多层堆叠等三维集成的方法,由于先完成传感器的制备再进行集成既减小了IMU的体积,又减少对传感器性能的影响。2010年,S.A.Zotov等人[28]报道了采用折叠MEMS方法的芯片级IMU。为适应高深宽比的传感器制造,采用折叠芯片的方法实现3D可折叠的SOI支柱。在晶圆上完成组装以形成一个紧凑、刚性的六轴惯性传感器系统。在同一衬底上,加速度计和陀螺仪与折叠结构同时制造,通过集成的柔性聚酰亚胺薄膜铰链和硅门闩实现电和机械的互连。制备了包含谐振电容式加速度计和陀螺仪的IMU样品。加速度计的标度因子的可调范围为1.75~3.7Hz/g。金字塔型侧壁上的陀螺仪的工作频率为1.5kHz,以空气中的转速模式工作时的标度因子为0.43mV/(°/s)。

       2013年,Z.Cao等人[29]报道了多层堆叠熔融石英的TIMU微系统。该微系统包含6个熔融石英层,总体积小于13mm3。封装中包含7个电容传感器,设计为6个自由度的IMU和一个谐振定时器件。68根垂直电引线贯穿所有六层。该微系统突破了三项关键技术:在熔融石英上制造的静电器件、创建通过多层熔融石英晶片的穿孔技术和通过熔融石英器件3D集成的堆叠键合。其Z轴环形陀螺的Q值为33260,谐振频率为90.717kHz;由垂直边缘电场驱动的Y轴加速度计的Q值为852,谐振频率为14.296kHz。2015年,A.Efimovskaya等人[30]报道了类折纸型的折叠MEMSTIMU微系统。该微型的定时和惯性测量单元(TIMU)的样品体积小于50mm3,采用一个折叠MEMS的概念来实现。所用方法是基于SOI晶圆级的高深宽比的单轴传感器双边制造工艺,并通过灵活的聚酰亚胺铰链实现互连,然后像折纸一样折叠成一个三维结构,典型的结构有两种:立方体或棱柱体。和传感器同时制造的穿过晶圆的铜TSV可实现TIMU的器件侧面的传感器的接口互连,在折叠的三维结构中集成有信号调节电子电路。已研制出具有7轴传感器工作(三轴加速度计、三轴陀螺仪和谐振器)的TIMU样品,三个加速度计的谐振频率分别为640,648和670Hz,三个陀螺仪在空气中的谐振频率分别为14kHz±5Hz,15kHz±17.5Hz和15.9kHz±110Hz,谐振器的谐振频率为5.57kHz。该研究着重对工作在TIMU侧面上具有低噪声的三个加速计的特性进行测量,已实现的速度随机游走(VRW)为0.057m/s2/槡h,偏置不稳定性小于0.2mg。该折叠MEMSTIMU微系统具有可达到战术级的潜力。2016年,W.B.Zhu等人[31]报道了采用批处理模式的3D组装工艺的三折叠惯性测量单位(IMU)。三折叠晶粒的每个芯片包括一个Z轴陀螺和单轴(X/Y)水平加速度计、芯片之间互连的聚酰亚胺电连接、定时谐振器、热绝缘平台和其他器件。采用的批处理模式工艺是基于通过沟道采用真空压力使三折叠的IMU芯片可自对准地安装在晶圆的硅腔侧壁上,然后整个组装在升高的温度下氮气环境里共晶键合在一起,以形成6轴IMU,晶粒形的IMU的体积为10mm3。测量结果表明,加速度计的偏置不稳定性为,本底噪声为6.8μg/ 66μg槡Hz ;陀螺仪的偏置不稳定性为29°/h,角度随机游走(ARW)为0.020°/s/Hz(1.2°/h)。

4   射频微系统

       射频微系统的三维集成具有RFTSV、低寄生参量的直接键合、低损耗传输线和多种半导体材料异质集成等特点,在MEMS和IC异构的3D集成、具有插入器的SiP3D集成和异质3D集成等方面均有长足进步:基于TSV技术的RFMEMS的宽带3D封装;采用薄膜体声波谐振器(FBAR)/微帽晶片和具有双极电路/TSV的盖晶片之间的Au-Au键合技术实现FBAR基振荡器的圆片级封装;基于TSV技术开发了用于RFMEMS可调带通滤波器的高Q3D嵌入式电感;采用RFTSV技术实现3D集成无源元件;采用3D微电磁射频系统实现芯片级毫米波阵列;采用Si插入器和3D微机械结构实现16通道收发Q波段电扫子阵芯片级模块;在65nm的CMOS晶圆上异质集成GaNHEMT/InPHBT/高Q的无源技术的平台实现下一代RF微系统;采用InPHBT/GaNHEMT/SiCMOS异质集成技术研发了Q波段压控振荡器(VCO)放大链和采用InP/CMOS异质集成实现有源顶降校正的30GS/s采样保持放大器。

       为了把RFMEMS的封装对其射频性能影响的寄生效应降至zui小,2011年,Y.Y.Lim等人[32]开发了基于TSV技术的RFMEMS的宽带3D封装。该封装结构采用在帽层晶片中的TSV以实现电气连接,并在高电阻率硅基板制备共面波导(CPW)传输线,并优化接地配置。经测试分析,TSV在2.5GHz和10GHz的传输损耗分别为0.04dB和0.05dB。优化模型的带宽为26.5GHz,该封装在10GHz的损耗为0.1dB。基于TSV的转换器设计和制备了94GHz的CPW-微带的孔径耦合天线,其测量的-10dB带宽为14GHz,zui高增益为2.9dB。为了将有源电路集成到圆片级的FBAR密封的封装中,2011年,M.Small等人[33]开发了FBAR基振荡器的圆片级封装。采用FBAR/微帽晶片和具有双极电路/TSV的盖晶片之间的Au-Au键合,该电路单芯片包含所有必要的小型频率参考的组件,包括振荡器、高Q谐振器、分频器、温度传感二极管和频率调谐变容二极管。采用该技术实现了超低功耗150μA皮尔斯振荡器,偏离主频100kHz的相位噪声为-118dBc/Hz,所实现的低噪声微分考比兹振荡器在偏离主频100kHz的相位噪声为-124dBc/Hz。该工艺实现了体积小于0.1mm3、功耗小于1mW、工作频率为1.5GHz的芯片级温补振荡器。为了适应无线通信对RFIC微型化的要求,解决与CMOS工艺兼容的在片电感的宽频带、高Q值问题,2012年,V.W.Amadeus等人[34]基于TSV技术开发了用于RFMEMS可调带通滤波器的高Q3D嵌入式电感,其可与MEMS和CMOS进行异构集成,以适应移动通信用RFIC的需求。在高阻Si衬底上采用W金属TSV(面积为5.5μm×15μm)技术制备了高Q3D嵌入式线圈形电感,电感值在1.3~5nH内可设计,其Q值大于30,Q值大于5的频率覆盖0~40GHz。该嵌入式电感和MEMS可变电容集成实现了在4.65~6.8GHz内可调的通带滤波器,其显示了15%的连续线性中心频率调谐,采用数字方式可超过45%。该滤波器也可在保持恒定的中心频率下连续可调频率的带宽为40%。2013年,T.Ebefors等人[35]开发了用于3D集成无源元件的RFTSV技术。RFTSV必须具有低的RF和DC损耗且需和衬底隔离以减少寄生电容,在设计上要优化其几何尺寸和具有宽带50Ω阻抗。在工艺方面,研发了在200mm高阻Si晶圆上的双面深反应离子刻蚀、各种定形的高深宽比的电镀种 子层工艺、开放的刚性TSV结构的无空隙的TSV镀铜和玻璃晶片的键合等关键工艺。实验和测试结果表明,其TSV孔密度达33TSV/mm2,在5GHz下单共面TSV的损耗为0.04dB。所制备的3D环形电感的Q值大于30,1~15nH的3D环形电感的自谐振频率大于6GHz。

       由多通道RFT/R模块为主所构成的相控阵阵列广 泛应用于雷达和通信中,工作频率进入毫米波段,由于波长缩小,实现芯片级相控阵的微系统成为人们研究的目标。2006年,J.D.Evans[36]报道了3D微电磁射频系统(3DMERFS)等DARPA的RF项目。3DMERFS开展革命性的MEMS印刷电路板技术以用于高性能毫米波系统。为了制造片上毫米波矩形同轴输线,其包含铜外导体、铜内导体和空气(或真空)介质,中心导体由聚合物支架间隙支撑,开发了基于可牺牲、高深宽比光刻胶的多层工艺。该项目的目标是完成具有1000个单元的巴特勒矩阵波束形成电子扫描阵列,工艺指标通过在单一Si晶圆片上能制备1000多个1cm长的传输线进行评估。2006年年底,已完成工作频率为36GHz的16单元的巴特勒矩阵收发天线。在DARPA的用于可重构收发器的可缩小尺度的毫米波体系结构(SMART)项目的引导下,单芯片的Si基全RF架构的相控阵列有了新进展。2012年,C.Y.Kim等人[37]报道了44~46GHz16单元SiGeBiCMOS高线性T/R相控阵列。采用

0.12μmSiGeBiCMOS工艺,在4.9mm×5.1mm集成了16单元的相控阵列,其中每个单元包含2个单刀双掷开关、低噪声放大器、中功率放大器、2个4位移相器、两路功率放大器和数控电路,1∶16的威尔金森网络用于功率合成和分配,其中传输线和无源元件采用多功能射频金属叠层工艺完成。工作频率为44~46GHz,在接收模式下,输入功率为-9~-10dBm,噪声为10~11.5dB,

功耗为0.95W。在发射模式下,每个通道的1dB压缩输出功率和饱和输出功率分别为3~2dBm和6~4dBm,功耗为1.16W。由于在每个通道中有gao分辨率可变增益放大器,设计导致低均方根(RMS)增益误差。由于采用了对称的无源合成器,多通道测量结果表明,发射模式和接收模式下两者具有类同的增益和相位响应。所测量的芯片上的耦合小于-40dB,导致额外的RMS和相位误差可以忽略。为了充分发挥Si基芯片级相控阵小尺寸的特点,必须开发低成本高性能的封装技术。

       同年,J.Hacker等人[38]报道了Q波段16通道发射/接收电子扫描子阵列薄片式模块。采用Si插入器和3D微机械结构研发的16通道收发Q波段的电子扫描子阵列芯片级模块,其包含16通道硅-锗射频波束形成集成电路,一个4×4阵列的宽扫贴片天线与用于射频和直流互连及热管理的紧凑、坚固的微机械三维结构。子阵列薄片式模块是采用圆片规模的毫米波系统和电路制作的集成方法

(BATCH方法),该方法允许一个或多个不同功能和材料的半导体芯片嵌入到一个结构紧凑的芯片级模块中。该电路集成技术包含低损耗平面传输线互连和具有平面馈线的微带天线,全部都嵌入到微机械的硅插入器中,其适合于大容量批量制造。子阵列薄片式模块的尺寸为13.6mm×13.6mm×1.1mm,在44GHz,每个通道包含4位移相和3位幅度控 制,饱和输出功率为5.5dBm。Si基芯片级相控阵列的每个单元的发射功率为3~5dBm,可作为中功率放大器的驱动级。

       为了适应下一代RF微系统的需要,2015年,D.S.Green等人[39]报道了DARPA有关3D异质集成的发展,DARPA微系统技术办公室开发革命性的材料、器件和集成技术。DARPA的Si上化合物半导体材料(COSMOS)计划集中发展在目前SiCMOS电路中紧密集成化合物半导体技术的新方法,以达到前所未有的电路性能水平。DARPA多样化接近异质集成(DAHI)计划仍在继续,其通过开发异质集成工艺使先进的化合物半导体器件以及其他新兴材料和器件与高密度硅CMOS技术紧密结合。上述计划是为了研发下一代RF模块以实现关键技术的突破。2014年,A.G.Aitken等人[40]报道了NGAS公司所承担的DAHI计划进展。开发了多材料的异质集成技术,在65nm的CMOS晶圆上集成几种高性能III-V族半导体技术(0.2μmGaNHEMT和0.25μmInPHBT)和高Q的无源技术,并采用在COSMOS项目中开发的金属-金属键合的异构互连。该技术的优点是和Si技术完全兼容且可扩展到大于200mm的Si晶圆、所集成的各种技术可并行单独优化以保证进度和成品率且具有好的可靠性、芯片内混合集成的低热阻的热沉可使GaNHEMT等功率芯片具有良好的散热通道。集成的工艺设计软件包可建立灵活的设计环境,其可以容纳各种技术的器件级的集成电 路设计与集成的示意图、布局和模拟。

       在该文中也介绍了所承担COSMOS计划的进展。所开发的异质集成的方法包含InP衬底的选择外延、变构外延生长、晶圆级封装以及和CMOS晶圆的Au-Au异构互连。采用该工艺研发出基于InPHBT/SiCMOS的13位1.33GSample/sDAC,其无杂散动态范围(SFDR)大于70dB。2015年,Y.C.Wu等人[41]报道了采用InPHBT/GaNHEMT/SiCMOS异质集成技术研发了Q波段VCO放大链,其中0.65μmInPHBT技术用于VCO和缓冲级,0.2μmGaNHEMT技术用于两级功率放大器,所有RF、控 制和DCI/O都采用65nmCMOS电路技术。采用背面通孔和在CMOS电路中与压柄寄生电容产生谐振的小匹配电感来实现CMOS和GaN芯片之间的RF传输。该VCO放大链的调谐频率为34.07~35.60GHz,放大器增益为15dB,其功耗为1.68W,芯片尺寸为3.4mm×1.1mm。2016年,S.K.Kim等人[42]报道了具有有源顶降校正的30GSample/sInP/CMOS采样保持放大器。InPHBT和硅CMOS实现异质集成技术,0.25μmInPHBTIC(截止频率ft和zui大振荡频率fmax分别为390GHz和860GHz)和0.13μmSiCMOSIC采用铜凸点直接键合界面实现电连接。高速信号通路完全是在InP芯片中,但由异质结双极晶体管(HBT)偏置电流所引起的采样电压的顶降是由集成的CMOS反馈电路来抑 制。在此闭环控 制下,在保持状态时,单端输出下降速率减少到20mV/ns。InP-CMOS互连的寄生效应是通过隔离电阻和有源自举电路与高速信号通路相隔离。在32GHz时钟频率,给定一个8GHz输入采样,所测量的采样保持放大器电路显示输入参考1dB压缩点和输入参考3阶交调点分别为0.5dBm和5.8dBm。该电路的总能耗为2.7W,芯片面积为815μm×855μm。

资料整理自网络,侵权删除。

转载请注明来源:www.dymek.cn
新闻资讯

NEWS


分享到